静电放电ESD的测试与整改（一）

1.1

ESD静电放电测试

ESD静电放电测试通常根据IEC 61000-4-2进行。这个测试是确定外部的静电放电或由ESD产生的感应场、二次放电，是否会对产品产生影响。可能放电部位包括任何可接触的控制件、电缆连接器或其他可接触的金属件。放电电压为±4KV、±8KV或±16KV，具体数值取决于产品的使用环境或实际使用。对于这种测试，几类性能判据可能是可接受的。性能判据的分类参考ESD标准IEC 61000-4-2，但受试产品的数据丢失、系统的重新启动或损坏通常认为是测试不合格。在通常的测试中，ESD施加在EUT的不同点上，同时观察其性能是否发生变化。仅有导体会发生ESD，而对绝缘体或抗静电材料则不会。如果存在裸露的金属，那么对此金属进行放电就会产生ESD。如果不能阻止ESD电流瞬态，那么就必须控制放电电流的路径。

如果能搞清楚放电电流的路径并对其进行改变，是一种更实际的解决办法。如果已知ESD电流的注入点，那么确定电流离开产品的最可能的点将是很有帮助的。由于涉及高频高达1GHz，放电电流的一些路径可能是通过电容而不是沿着导线。在进行ESD电流的可能路径时，我们可以认为通过高频时-电容是短路的，导线是开路的，这样可以对电路的电流路径进行简化分析。

▲ 常见的ESD脉冲进入信号连接器的接地外壳 示意图

如图所示，常见的ESD进入点为I/O及信号连接器的外壳，比如USB、以太网或串口。除非这些连接器的外壳与产品的屏蔽壳体进行了很好的搭接，否则ESD电流将直接进入到PCB上，从而使电路受到干扰或损坏。对于一些低成本的产品，由于没有使用成本较高的屏蔽壳体，因此也会产生问题。在这种情况下，一个好的办法是增加金属转移平面，这就将电流转移到电源的安全地回路或通过对地电容泄放到大地，再让电流路径返回其源端。

1.2

ESD静电放电的故障原因分析

在大多数情况下，各项试验的检测和诊断方式大同小异比如辐射发射。对于高频特性的ESD，这是因为从产品向外辐射的天线振子，比如电缆和外壳缝隙也能作为接收天线，将ESD产生的场传入产品，潜在地引起干扰，甚至使系统重启。此外，如果I/O连接器没有与金属壳体进行好的搭接，由于电流尽力返回到产生它的源端。因此ESD电流能直接进入EUT，从而使电路受到干扰或损坏：

01、I/O连接器外壳和产品壳体之间的高阻抗搭接。

02、电缆屏蔽层和外壳或屏蔽壳体的搭接不好。

03、屏蔽面板与外壳或壳体之间的搭接不好。

04、显示屏LED/LCD存在大的缝隙。

05、I/O电缆或电源线电缆上的滤波不充分或瞬态保护器件使用不当。

06、关键电路处射频旁路不足，比如CPU的复位信号线。

因此，可以建立如下的等效电路工作模型：

▲ 等效电路工作模型

注意点：ESD能量从产品外壳泄放的过程中会形成静电场干扰，既有传导的路径还有辐射的路径；也因此会出现产品的失效情况。

1.3

常见的失效模式

ESD静电放电通常产生的问题如下：

1、系统重启

2、模拟或数字电路出现故障

3、显示屏上出现错误的数据及显示屏显示异常

4、数据丢失

5、数据传输停止、变慢或中断

6、高误码率

7、产品的状态发生改变

8、电路受到故障

静电放电ESD的测试与整改（二）

2.1

常用的思路与方法

01、通常检查电缆的屏蔽层与外壳或壳体是否搭接良好，理想情况下，它应与壳体的屏蔽层进行3600的搭接。

02、确保所有I/O连接器的外壳与EUT的壳体进行3600的搭接。

03、壳体和屏蔽层要互相搭接好。确定所有紧固件都紧固好。

04、确保机箱上搭接处的涂层不会产生阻抗，否则会引起交叉耦合能量和泄漏。

05、找到一个与连接器连接的电缆屏蔽层然后与电路板相连，这样可用于泄放电流路径。这时就会将ESD电荷引至电路板的信号返回平面。

如果这个电荷不受控制，就会出现问题。假如存在独立的外壳平面，或者如果外壳平面的某一区域专门用作地平面，将是一个好的参考点。

06、孔缝、指示器，以及外壳上会形成开口和可能暴露电子器件的任何部件，都必须具有能对ESD进行泄流和安全转移的导电路径。

在理想情况下，所有的I/O端口及直流或交流电源，都应进行合适的滤波。这包括让滤波器的位置尽可能地接近连接器。

对于I/O端口比如USB、以太网接口通常应使用为其设计的共模扼流圈，瞬态防护器件或滤波器可解决出现的任何问题。否则，I/O电缆或电源线电缆能将所产生的ESD电流完全传输进电路。

注意：当采用滤波器件旁路这种电流时，引线的长度将增加电感，从而降低滤波器件的有效性。从滤波器的电容器件到外壳的泄流路径，应非常接近电容器件，泄流路径阻抗要低甚至为平面以减小电感。

当ESD电流在PCB走线上流动时，他们能产生显著的电场和磁场。这些电磁场能耦合进敏感电路，使其受到干扰。同时，由于导体的阻抗特性，这些电流能在平面上或PCB走线上建立电压梯度。

如果电路或元器件以此平面作为参考且承受着从平面的一端到另外一端的电压梯度，那么他们会受到干扰，这种效应有时被称为地弹。

一旦ESD进入到电路板上，再要对其进行控制则是比较困难的。最佳的方法是确保所有元器件和电路的电位能随着电压脉冲同时上升和下降。

然而，由于这些脉冲具有非常高速的性质，因此在不同电路的PCB走线和平面上脉冲的时序可能不同。除此之外，PCB走线和导体的阻抗上也会产生电压降，因此，让所有元器件具有相同电压上升幅度是无法实现的。

ESD产生的总功率和电流通常情况下是相当小的。滤波器通常可使用额定电压为100V的标准电容器。TVS二极管可用于限制电路或平面之间产生的电压。

当进行故障诊断时，先使用低的ESD电压，比如500V或1000V。施加脉冲给任何孔缝，或者人可以触摸到的裸露金属。这就包括所有屏蔽的I/O连接器的导电外壳。

当产品没有问题时，可以以500V的步进增加ESD模拟器的电压直到规定的限值。通常好的做法是，让测试电压超过规定限值以确定裕量。

2.2

故障诊断及优化方法

如果敏感点或故障点为连接器的外壳，这时推荐以下故障诊断及优化方法：

▲ 故障诊断及优化示意图

01、确保其与金属壳体进行了好的搭接。

02、检查可能会在连接器外壳和产品外壳之间产生阻抗的涂层或喷涂。

03、确保连接器的外壳都是紧固的，各组件之间具有低阻抗的路径。

04、确保产品外壳与保护地或ESD发生器的返回路径进行了正确的连接。

如果怀疑是电缆把ESD电流耦合给了产品及电路，这时推荐的故障诊断方法：

01、尽可能在接近产品连接器的电缆上加装铁氧体共模扼流圈。

02、在任何可疑的输入或输出端口处设计简单的低通RC滤波器，串联电阻的典型值为47～100Ω，与信号或电源返回路径之间的典型电容值为1～10nF。

03、I/O接口线上设计共模扼流圈。

04、数据线上设计TVS器件。TVS设计注意其选型设计规则和方法。

05、确保所有的壳体紧固件都是紧固的。

06、可使用铜带密封可疑的缝隙。

07、在泄漏缝隙和内部电路电子元器件之间增加附加的隔离。

08、在泄漏缝隙和内部电路之间增加内部屏蔽体，并将其与外壳地进行直接连接。

如果ESD通过键盘和按键进入，这时推荐的方法：

01、在按键和键盘的PCB之间增加内部屏蔽体并将其与外壳地进行直接连接。

02、在结构上设计的ESD静电放电的防护处理如下图所示。

▲ 按键在结构上的ESD设计示意图

静电放电ESD的测试与整改（三）

3.1

典型的解决方法

▲ ESD故障示意图

很多方法都能阻止ESD电流脉冲或让电流脉冲通过产品安全地返回系统将其转移到大地。

串联设计：比如铁氧体磁珠、共模扼流圈和小阻值的串联电阻器。可用于阻止或减小电流脉冲。

并联设计：比如电容器件、反偏的二极管、火花隙或气体放电装置，当跨接在数据线上时，可将大部分的ESD电流转移至外壳平面或安全地。

对于外壳平面，并不需要其是一个完整的平面，也不需要其位于底层或中间层上。使用外壳平面最有效的方法之一是，在所考虑的连接器的某一侧的两个电路板安装点之间布置一条宽的PCB走线。

这条PCB走线应搭接到这些安装点上。PCB走线应位于平面的顶层表面上且使其与连接器的插针保持安全距离。

对于所考虑的每个插针和每条PCB走线，应安装合适的瞬态抑制器件，并且与外壳PCB走线之间的距离应非常短。这将会形成一条安全的和低阻抗的路径以泄放掉ESD电荷。

在进行设计时将大部分的ESD电流转移到大地，也不要影响数据线路的信号完整性。

01、在可疑电缆上加装铁氧体是最快的，通常也是最先想到的方法。一定要确保这些铁氧体的位置放置尽可能地靠近产品的I/O连接器或电源连接器。

02、对于I/O线缆、信号线或电源线需要使用低通滤波器。好的设计是在信号线上串联47Ω～100Ω的小电阻，同时在信号线与返回线或电源返回线之间使用1～10nF的电容。如果有可能，滤波器一定要使用最短的线缆。如果滤波器直接设计在PCB板上，高频时推荐使用贴装的器件。

03、确保外壳或壳体没有产生泄漏。可能需要增加紧固件的数量。壳体也可能需要使用附加的射频衬垫。

04、可能需要在呈现敏感的内部电路节点上跨接1～10nF的电容器件或RC滤波器。比如，连接任何CPU的复位输入的电路。

05、对于内部PCB相连的所有I/O连接线和电源线，最终的解决办法是设计瞬态电压抑制器件TVS。PCB需要尽可能地在接近I/O连接器处与外壳进行好的射频搭接。

06、对于非屏蔽壳体，增加一个金属平板，所有I/O和电源连接器的外壳应与它的一面进行连接。

对于高速数据线，可以使用的两种最佳技术为陶瓷ESD装置和硅ESD装置。陶瓷防护装置的电容值非常小，大约为0.05pF、耐压非常高且寿命长。

对于8KV的ESD脉冲，他们可将峰值电压限制到300V，钳位电压为40V。硅ESD装置的电容值稍大点，为0.25pF。其优点是具有非常快的开通时间，可将峰值电压限制在50V以内，钳位电压为8～10V。

3.2

特殊情况及问题分析

对于没有金属壳体的产品或EUT，ESD抗扰度的设计值得关注。其设计方法：可以在会导致任何元器件出现敏感ESD电流路径上增加串联阻抗，以及在想让ESD电流离开产品的位置处增加低阻抗的转移路径。

01、最佳的方法是在所有I/O连接器上设计瞬态抑制器，它可以将电流脉冲转移到PCB的外壳平面。

02、I/O线加装共模扼流圈。

03、在电缆上非常靠近连接器处设计铁氧体扼流圈能减小一部分电流脉冲。

04、在信号线到PCB外壳平面之间或信号线到安全地导线之间接并联电容1nF/10nF，能有助于转移ESD电流。

05、确保PCB周围的ESD电流能被转移的一种非常好的方法是，通过在PCB的下面增加金属平板（或者是金属背板）。这种金属平板应与所有I/O连接器的导电后壳及外壳进行连接。ESD电流将能从金属平板泄放到大地。

通过软件设计也可能使产品对ESD产生固有的抗扰度：

01、不要使用无限的“等待”状态。

02、在适当的情况下，使用“看门狗”程序让EUT重启。

03、使用校验位、校验或纠错码，以防止存储损坏数据。

04、一定要确保所有的输入为锁存的和选通的；不能为浮点的。

3.4

01、MCU控制芯片的电源和地的滤波设计

02、接口电路的电源滤波及信号电路的R,C滤波

03、驱动器I/O发送和接收端的电阻R,阻容RC的反射及串扰控制

04、PCB的信号回流和电源与地回流面积的控制；

3.5

在PCB板级的ESD防护设计技巧

A.规划静电电流泄放路径，为静电电流泄放提供安全可靠的低阻抗泄放通道；B.减小地电位差，为信号提供稳定的工作电压与稳定的电平传输；C.控制好信号的环路面积减小寄生电感。

01、把干扰泄放到大地或者对地阻抗最小的点上；

02、减小干扰进入PCB内部电路的能量；

03、增加被干扰电路的高频阻抗；

04、对敏感的器件或电路进行防护；

05、加强绝缘击穿距离；

注意：当静电放电ESD干扰信号通过耦合方式到达电路板内部的时候，如下图所示：

注意：PCB的设计地走线，地回路，接地点的位置设计也是解决抗扰度ESD设计最关键的设计方法与思路。

对于电子产品或者是开关电源、电力电子技术中的电磁兼容设计理论和方法，可参考机械工业出版社出版的《开关电源电磁兼容的分析与设计》与《物联产品电磁兼容分析与设计》两本实践工具书。书本都是以实用为目的，将复杂的理论简单化，化繁为简、化简为易，从而简化了冗长的理论，可以作为在企业从事电子产品开发的相关人员进行EMC设计的参考资料，里面也有相关视频进行讲解。

文章整理了好几天，如果觉得有用，欢迎大家多多点赞收藏、转发分享，一起交流进步！
版权声明：文章转载于公众号“ 电子产品物联战略及电磁兼容EMC”，推送文章目的在于传播相关技术知识，供读者学习和交流；文章、图片等版权归原作者享有，如涉及侵权，请联系小编删除。

长沙容测电子股份有限公司致力于电磁兼容测试设备的研发以及电磁兼容测试技术的推广普及，全力为客户提供专业的EMC测试产品和解决方案。

我们的产品：
民用领域：静电放电发生器、脉冲群发生器、雷击浪涌发生器、射频传导抗干扰测试系统、工频磁场发生器、脉冲磁场发生器、阻尼振荡磁场发生器、交流电压跌落发生器、振铃波发生器、共模传导抗扰度测试系统、阻尼振荡波发生器、直流电压跌落发生器等
汽车领域：静电放电发生器、7637测试系统、汽车电子可编程电源、瞬态发射开关测量、汽车线束微中断发生器、BCI大电流注入测试系统、EMI接收机、辐射抗扰度测试系统、低频磁场抗扰度测试系统、射频辐射抗扰度测试系统等
军工领域：静电放电发生器、低频传导抗扰度测试系统、尖峰脉冲发生器、电缆束注入测试系统、快速方波测试系统、高速阻尼振荡测试系统等